GSI  >  @Work  >  Forschung  >  Experimentelektronik  >  ASIC  >  Designprozess

Der ASIC Design Prozess

Die Vorgehensweise beim Design eines ASICs unterscheidet sich in vielen Punkten von der Entwicklung einer diskret aufgebauten Schaltung. Die Integration der Schaltung auf einem gemeinsamen Siliziumchip bringt viele Vorteile aber auch eine Reihe von Einschränkungen mit sich. Die Produktion von Prototypen ist zeitaufwendig und teuer, sodass die Entwicklung weitestgehend auf Basis von Simulationen durchgeführt wird.

Der Ausgangspunkt

Der Ausgangspunkt der ASIC-Entwicklung ist natürlich die Schaltungsidee. Hat man einmal einen ASIC entwickelt und produziert, sind Änderungen kaum mehr möglich, zumindest aber extrem teuer und aufwendig. Deshalb empfiehlt es sich bei einer ASIC Entwicklung, noch mehr als bei einer diskreten Elektronikentwicklung, sehr genau die Spezifikationen der gewünschten Schaltung festzulegen. Diese Spezifikationen sind der Ausgangspunkt der gesamten Entwicklung

Abhängig von den Anforderungen muss eine geeignete Herstellungstechnologie ausgewählt werden. Die GSI kann zur Zeit auf die Herstellungsprozesse zweier Chiphersteller zurückgreifen:

Austria Mikrosysteme AG
  • 0,35 µm CMOS und BiCMOS
  • High Voltage, Optical, EEPROM Optionen
United Microelectronics Corp. (UMC)
  • 0,18 µm CMOS
  • 0,13 µm CMOS

 

Die Herstellung von Prototypen erfolgt in so genannten Multi Project Wafer Runs, die von Europractice organisiert werden. Bei diesen Runs werden mehrere Designs auf einem Wafer untergebracht, um die hohen Fixkosten für Maskensätze etc. zu teilen.

Die Designkette

Die Vorgehensweise beim eigentlichen Design hängt im Wesentlichen davon ab, ob eine digitale oder eine analoge Schaltung realisiert werden soll. Eine analoge Schaltung erfordert immer eine Entwicklung auf Transistorebene mit anschließendem Full Custom Layout. Digitales Design kann dagegen meistens auf der Basis von digitalen Standardzellen durchgeführt werden. Ausgangspunkt ist dabei oft eine Beschreibung der Logik in einer Hardwarebeschreibungssprache. Lediglich wenn das Design auf Zeitverhalten, benötigten Platz o.ä. optimiert werden soll, greift man für bestimmte Komponenten einer digitalen Schaltung auch auf Full Custom Design zurück.

 

Nachdem das Layout des ASICs erstellt wurde, muss es mit einer Reihe von Verifikationswerkzeugen überprüft werden, bevor es an den Hersteller gegeben werden kann. Mit diesen Werkzeugen wird z.B. das Einhalten von Design-Regeln überprüft. Diese Regeln werden vom Chiphersteller vorgegeben und enthalten z.B. Mindestabstände und -größen von Strukturen auf dem Chip. Eine Verletzung solcher Regeln kann eine Fehlfunktion des Chips, z.B. durch Kurzschlüsse, oder auch eine Verschlechterung der Ausbeute zur Folge haben.

 

Eine weitere Verifikationsmethode ist der "Layout versus Schematic Check". Dabei wird überprüft, ob eine aus dem Layout extrahierte Netzliste mit der Netzliste aus dem Schaltplan übereinstimmt. Die dabei verwendeten Programme haben darüber hinaus auch noch die Fähigkeit, parasitäre Bauelemente, wie Kapazitäten und Widerstände, zu extrahieren, die sich zwangsweise bei der Realisierung ergeben, Mit diesen extrahierten Werten kann dann wieder eine Simulation durchgeführt werden, um den Einfluss der parasitären Bauelemente auf die Funktion der Schaltung zu untersuchen.

Die Herstellung

Nachdem das Design mit allen notwendigen Simulationen und Tests abgeschlossen ist, wird das Layout an Europractice gegeben. Dazu gibt es ein Herstellerunabhängiges Datenformat, in dem Position und Form aller Strukturen auf dem Chip genau beschrieben werden. Europractice sammelt alle eingehenden Designs bis zu bestimmten Stichtagen und platziert diese auf einem so genannten Reticle. Dieses Reticle wird dann vielfach nebeneinander auf einen Wafer belichtet. Nach einigen Wochen, die für Produktion, Housing etc. benötigt werden, werden dann die fertigen Chips ausgeliefert.